求RISCV 外部中断注册函数的写法

hillhwchen

请求大神 分享一下RISCV或ARM 外部中断函数注册程序的写法。

ethanchung

在RISCV和ARM架构中，外部中断函数的注册方法有所不同。以下是两种架构的一些基本信息：

**RISCV**：
- RISCV架构定义了许多寄存器，其中一部分被定义为控制和状态寄存器（CSR）。这些寄存器用于配置或记录处理器的运行状态。
- 当发生中断时，程序计数器（PC）会进入`mtvec`所指向的地址并继续运行。
- `mcause`寄存器记录中断的原因，`mtval`寄存器记录中断信息，`mepc`寄存器记录进入中断前PC所指向的地址。
- 如果中断处理完毕，程序计数器可以读取`mepc`寄存器中的地址并继续执行。

**ARM**：
- ARM中断控制器（VIC）可以处理多达32个中断请求。所有的中断都有可编程设置，即中断的优先级可以动态设置。
- 中断向量表（IVT）包含了所有关于向量IRQ的信息，如中断源、IRQ请求的ISR地址等。每个向量IRQ都有其唯一的ISR地址。
- 对于非向量IRQ，CPU需要提供一个默认的ISR地址。在LPC2148中，有一个特殊的寄存器`VICDefVectAddr`用于处理非向量IRQ请求。用户必须在此寄存器中提供默认ISR的地址以处理非向量IRQ请求。

具体的实现将取决于你的硬件和软件需求。

(1) Interrupts) - RISC-V. https://riscv.org/wp-content/upl ... 712-Interrupts.pdf.
(2) assembly - RISC-V Interrupt Handling Flow - Stack Overflow. https://stackoverflow.com/questi ... rupt-handling-flow.
(3) RISC V::中斷與異常處理 -- 中斷篇 - iT 邦幫忙::一起幫忙解決難題，拯救 IT 人的一天. https://ithelp.ithome.com.tw/articles/10269479.
(4) Master ARM Interrupts: Control Your Code Flow Like a Pro - Electronics Hub. https://www.electronicshub.org/arm-interrupt-tutorial/.
(5) A Practical guide to ARM Cortex-M Exception Handling | Interrupt. https://interrupt.memfault.com/b ... xceptions-and-nvic.
(6) CMSIS-Core (Cortex-A): Interrupt Status Register (ISR).
https://arm-software.github.io/C ... p__CMSIS__ISR.html.
(7) arm - Setting up Interrupts using Hardware Reference Manual and Configuring Registers - Stack Overflow. https://stackoverflow.com/questi ... figuring-registers.

hillhwchen

ethanchung 发表于 2024-7-25 06:50
在RISCV和ARM架构中，外部中断函数的注册方法有所不同。以下是两种架构的一些基本信息：

**RISCV**：

非常感谢，最后写了一个数组来存储注册函数，功能已经实现了，谢谢！