在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
查看: 281|回复: 0

[资料] 设计资料:923-6U CPCI的光纤网络电力控制系统

[复制链接]
发表于 2024-7-4 10:44:03 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
6U CPCI的光纤网络电力控制系统


923-01.jpg


一、设备概述
      柔性直流输电系统中用于控制与测量的FS系统,适用于风电和太阳能发电的并网快速数值计算和闭环控制,以及与直流输电系统的换流器有关的特殊控制功能,包括门控单元的信号处理。该控制板的最大响应周期为1us,可以适应以后风力和太阳直流输电工程的特殊应用。
      该控制系统,同时也可以柔性直流阀进行控制使用。
二、多路光纤FPGA控制板卡
      多路光纤的数据采集,实现数据的集中处理和高可靠性,本方案采用双片XC5VLX155T-1FF1136芯片,主FPGA 外接200路LVTTL电平的IO,8路光纤;从FPGA外接1路光纤,1路千兆网络,2路RS422 ,2路Can总线。
三、核心板FPGA的设计指标
(1)该板含有两片V5的155T;
(2)两片V5之间的电气连接采用高速LVDS和PCIEX4 (RapidIO X4)连接;
(3)每片V5都需要带有DDR2,;
(4)主V5带有8个光模块输出,同时还有LVDS接口接到总线板;
(5)副V5除了与主V5连接外,外接有一个光模块,1个以太网,2路Can和2个RS422;
(6)每片V5均采用XCF128进行配置;
(7)带有8路LED测试灯和一个复位键和三个按键;
(8)主V5总线板的接口为200路LVDS,可做输入或者输出。时钟支持多板卡同源。
(9)副V5除了与主V5连接、DDR2、8路LED测试灯、一个复位键和三个按键外,剩下的IO口采用IDE引出;
(10) 支持 三块板卡的时钟同源和触发同步。其中一个做主处理板,两个做从处理板。
(11)1路网卡的网速设计为1000MHz;
(12)两路CAN的速度设计为250Kbps;
(13)系统采用+5V供电,其余电源管理芯片(3.3V,1.0V,1.8V,2.5V)由设计方设定;
(14)两路独立的JTAG;
(15) 实时监控硬件工作温度;
(16) 支持冷板导冷方式;
(17)支持工作状态以及环境温度的上电自检测和周期自检测。


923-02.gif


四、FS-TDM总线板卡
      FS-TDM总线接口卡将用于新的硬件平台,负责完成控制单元与直流控制保护系统的数据交换,可以冗余配置。该总线接口卡的作用为,将直流控制保护系统的数据转换为LVDS电气规范的数据。
(1)功能及特点
功能
6收共计2个通道,通道之间具备同步发送功能。
完成TDM总线与LVDS总线的物理接口与数据格式的转换。
特点
具有一个LVDS接口。
与其他系统的接口采用TDM总线接口,ST光纤接口,通道之间具备同步发送功能。
TDM总线的传输速率为40Mbps,物理通道传输速率按最小100Mbps设计。
控制接口的设计采用FPGA实现,具有设置功能。
传输距离:多模光纤要求最大300m,单模光纤要求最大距离为10Km。
数据传输特性遵循标准的TDM总线规范。
自检功能及必要的硬件设计信号。
数据缓冲区,具有先入先出的特点,宽度和深度分别为32bit及24bit,建议在FPGA中实现。
(2)板卡硬件结构
FS-TDM板的板卡结构如图2-3-1所示:


923-03.jpg
图2-3-1 FS-TDM板卡硬件结构框图



如图2-3-1所示,FS-TDM板由以下几个部分构成:
十二路单向光口:四个TDM接收接口,光接口模块采用如图所示模块。
整形变换电路:完成TDM与FPGA的电气连接;
一片Xilinx Spartan3系列的FPGA器件:完成IO信号交换、光接口功能;
16路IO:输入输出均为16路的,总共为32路的IO,输入输出方式均采用开路的方式,满足24V的接口需求;
辅助电路:8路LED灯(绿色)和8按键。
配置芯片:采用XCF04
五、FS-PCLM板卡
      使用Xilinx公司的S6处理器设计,在本设计中完成控制信号的光电接收解码、信号的串并转换、数字信号的输入计数并通过光模块进行的收发功能。
功能
有两路光模块,一路接收来自控制板的控制信号,同时上传计数后的数据,另外一路作为备份使用,用于更高电平数的扩展(级联方式)。
串并转换功能,把接收到的控制板的控制信号,转换成并行信号输出,最大使用输出IO为80路。
输出IO的定义采用EEPROM的数据进行配置,具有实时修改和配置输出IO的功能。
输入IO功能,输入80路数字信号,并对信号的频率进行计数,然后通过光模块上传到控制板。
DDR2进行数据的暂存
板卡硬件结构
FS-PCLM板的板卡结构如图3-3-1所示:

923-04.jpg
图3-3-1 FS-PCLM板卡硬件结构框图


六、FS-PCLE板卡
(1)概述
使用Xilinx公司的CPLD设计,在本设计中完成控制信号的光电发射和接收的配置功能。
命名规则:FS-PCLE:-Flexible System - Primary Control Light Expendborad
(2)功能及特点
功能
80路输入IO信号分成10路8位信号的输入的选择。
80路输出IO信号分成10路8位信号的输出的选择。
选择方式采用DIP开关进行设定,便于现场调试使用。
特点
有两片CPLD的XC2C256。
有16路光模块,为8路发送和8路接收。
中有160连接到总线板上,其中的80路作为输入,而另外的80路作为输出。
带有8路LED状态灯。
4位DIP开关。
(3)板卡硬件结构
FS-PCLE板的板卡结构如图4-3-1所示:


923-05.jpg
图4-3-1 FS-PCLE板卡硬件结构框图


如图4-3-1所示,FS-PCLE板由以下几个部分构成:
光模块:8路光模块接口作为输入信号,另8路光模块接口作为输出信号,模块名称见图。
一片Xilinx的CPLD器件:完成IO信号交换、光接口功能。
辅助电路:DIP开关,进行输入输出选择。

七、CPCI 接口及板间互联设计
FS板数据互联:
FS板 需要在四块板子之间建立起互联通道,每个板子需要连接到另外三块板子上面。拓扑图如下:
      每一组信号定义为: CLKin,CLKout,ENin, ENout ,DATAin[0:9] DATAout[0:9],一共24对差分线   
      对于TDM板卡,每个板子的主FPGA有9对LVDS互联,彼此互相连接在一起,使用的时候,主控板通过LVDS给所有的从板数据,另外有32根普通IO,TMD给主控板提供需要的控制数据。
      因而总共需要 24X3+19  91对LVDS差分线,32根普通IO。


923-06.gif


FS 板时钟互联:
923-07.gif



您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 08:30 , Processed in 0.017643 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表