在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
查看: 481|回复: 2

[原创] 高性能存储板设计原理图:基于6U VPX 的FPGA XCZU19EG存储阵列

[复制链接]
发表于 2024-6-25 14:31:14 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
基于6U VPX 的FPGA XCZU19EG存储阵列
610-01.jpg


610-01.jpg
  

一、板卡概述

         高性能存储板基于标准6U VPX架构,是基于Xilinx UltraScale+ 系列FPGA XCZU19EG架构的微型存储阵列。北京太速科技平台主要包括:XCZU19EG模块、BGA SSD表贴存储模块、PCIE3.0 x2接口的M.2 SSD模块、PCIE3.0 x4接口的M.2 SSD模块、BPI Flash模块、MRAM存储模块、PCIE3.0 x8接口的PCIE连接器、DDR4内存条卡槽、100G网络接口、千兆网络接口,板卡器件满足高温设计要求。原理框图: 610-02.gif

610-02.gif
  

二、主要功能及性能指标

●   FPGA:FPGA型号XCZU19EG-2FFVC1760E,FFVC1760封装,温度等级-E,速度等级-2;
●   M.2盘:预留8个M.2接口,支持8个2230、2242大小的BGA SSD M.2盘,及8个2280大小的SSD M.2盘。
●   PCIe Switch:使用PEX8796型号PCIe Switch芯片,使用两路PCIe3.0x16与FPGA的PL端GTH接口相连接,一路PCIe2.0x4与FPGA的PS端GTR相连接,一路PCIe3.0x8与PCIe插座相连接,一路PCIe3.0x16与VPX接口的P2端子相连接,8路PCIe3.0 x4与M.2盘互联;
●   读写性能:硬件设计保证链路传输速率,配合软件实现8通道并发存储状态下设备顺序写入速度不小于8.1GB/s;顺序读取速度不小于10.2GB/s的读写性能;
●   MARM:支持MRAM非易失计算缓存空间不小于2MB;
●   VPX P1端子:与FPGA的GTYx16接口互联,支持兼容PCIe3.0x16、4路SRIO2.0x4、Aurora x16协议,FPGA的GTYx16接口具备100MHz和125MHz两种高速工作时钟资源;
●   VPX P2端子:支持PCIe3.0x16与PCIe Switch互联;
●   DDR4:PL端支持2通道64bit DDR4,PS端支持64bit DDR4;
●   支持JTAG调试接口,PS/PL各一路调试串口,PS两路千兆网口;并且对接口进行静电防护;
●   预留测试点,预留FPGA工作状态和下载状态指示灯,预留独立供电接口;

三、物理特性

●   尺寸:VPX 6U标准板卡
●   工作温度:0℃ ~ +55℃
●   工作湿度:10%~80%

四、供电要求

●   单电源供电,整板功耗:67W
●   纹波:≤10%

五、应用领域

●   高速数据存储

发表于 2024-6-25 14:54:01 | 显示全部楼层
谢谢
发表于 2024-6-25 14:58:42 | 显示全部楼层
这个思路蛮好的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-1 11:39 , Processed in 0.016057 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表