[求助] VerilogA 理想DAC，输出有延时，怎么修改代码

[复制链接]

yinxc_1996

发表于 2024-6-6 16:28:50 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

根据ahdlib修改的理想DAC代码，来将ADC输出的数字码值转化为电压值做DFT，在时钟频率较低的情况下DAC输出正常，但是DAC输出电压的建立相较于时钟有10ns的延时，采样率高于100Mhz后dac变成接近连续变化的状态，请问下该怎么修改？如下图所示。修改了Trise和Tfall参数，改成10e-15,没有效果

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-9-21 19:00 , Processed in 0.014097 second(s), 8 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[求助] VerilogA 理想DAC，输出有延时，怎么修改代码

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2