calibre LVS报错 ERC PATHCHK GROUND && ! POWER NOFLOAT

mimmimhu · 发表于 2024-6-3 20:06:51

您需要登录才可以下载或查看，没有账号？注册

x

电阻阵列作为一个子模块lvs结果如图1，原因应该是该模块没有电源导致的。
把电阻模块仿到整体电路中lvs结果如图2。
整体电路中VDD,GND的label都打上了
NWELL都接到了VDD
找不到原因了，求助大佬！！！

登录/注册后可看大图

xiao19900401 · 发表于 2024-6-13 14:20:47

能不能忽略呢

mimmimhu · 发表于 2024-6-13 17:05:14

xiao19900401 发表于 2024-6-13 14:20
能不能忽略呢

不确定能不能忽略，不过问题已经解决了

mimmimhu · 发表于 2024-8-6 15:28:53

mimmimhu 发表于 2024-6-13 17:05
不确定能不能忽略，不过问题已经解决了

当时出问题的是dummy电阻，电阻是多个子电阻串联的方式，整体大电阻首尾接地之后版图报错。后来改成了并联的方式，也就是每个子电阻都是首尾接地，这个错误就没有了。

[求助] calibre LVS报错 ERC PATHCHK GROUND && ! POWER NOFLOAT