后端仿真验证log里面有大量的<<ADRA unknow>>at time xxxxxxns (RAMS1H)

easonjake333

各位大佬，我在case里面对rtl中的部分寄存器force了一些值之后，运行仿真，发现后端仿真验证log里面出现大量的<<ADRA unknow>>at time xxxxxx ns (RAMS1H)。

求问这个对仿真结果有没有影响，如果没有影响应该怎么消除呀？

easonjake333

补充一下，如果不使用force，使用I2C配置寄存器就不会出现这种情况

gaurson

一般是RAM模型里面报错，但不影响功能，会影响仿真效率，导致log过大，跑得很慢。最好根据打印信息查一下哪里报的，RAMS1H里面会有一些打印，看看原因。我以前遇到过，有些不需要的功能模块要关掉，否则跑仿真起来，有些信号存在X态，IP会报警的。

easonjake333

gaurson 发表于 2024-5-25 17:36
一般是RAM模型里面报错，但不影响功能，会影响仿真效率，导致log过大，跑得很慢。最好根据打印信息查一下哪 ...

谢谢大佬，仿真信息里面确实有报具体的路径，想在请教一下，应该怎么将不需要的功能模块关掉呀，是直接不例化吗，还是在vcs里面可以添加什么选项关闭？

gaurson

一般模块都有复位信号的，可以force该模块进入复位状态，前提是你确认这个模块你不需要它工作。这个问题一般出现在基于全芯片去测试某个IP的功能的时候，上电初始化流程没有做全导致的。

easonjake333

gaurson 发表于 2024-5-28 19:01
一般模块都有复位信号的，可以force该模块进入复位状态，前提是你确认这个模块你不需要它工作。这个问题一 ...

感谢大佬的回答，将不同的模块的force复位信号拉低后，确实不再报这种消息了。

gaurson

也不算大佬，我也是最近全芯片验证遇到这个问题，别人告诉我的解决思路，分享一下。