SMIC180BCDE工艺下高压数模混合电路版图LVS验证无法通过，求助！！！

BigJack

我使用高压工艺模拟CMOS管进行设计，电路目的是实现正负压的切换，因此电路中最低电位涉及到负电压，即比VSS（零电位）更低的电位，查阅资料后发现高压管pde（nde）_hvbn_ckt最外层的环PSUB层应该接最低电位（VSL）。故我设计的时候把PSUB都接到了负电压供电，但问题来了，当我把数字电路放进去后，LVS验证无法通过，我看了问题后发现数字电路的衬底（B）都接到了VSL（负电位），但是实际版图连接中我是通过IO环引入了VSS(零点位)给数字供地的，同时我的网表也是通过VSS给数字提供地电位的。综上所述，由于我模拟部分的高压管PSUB接到负电位，我现在的版图的大衬底已经默认是负电位了，导致我的数字电路的衬底也接到了负电位，这可如何是好啊？？？我从design rule里了解也不应该一定需要把PSUB接到零电位吧？这样不就无法实现负压？或者NMOS的S和B端接负电位，PSUB接零电位，这样不会导致PN结漏电吗？？！！若是PSUB接零电位，工艺里还有必要存在n50_hvbn_dpw_30V_ckt吗？不可能需要到30V的耐压了呀！，求解答啊啊啊啊啊！！！

ericking0

呃，我建议你先去看看工艺文档里面的器件剖面图，
1. psub全芯片等于是软连接在一起的，不同地方的器件的psub不能不同；
2. psub不一定接最低电平，保证反偏耐压，dnw中的pw当然可以比psub电压低；
3. 放sub里面的nmos，和放在dnw重pw中的隔离nmos，当然是不一样的；

PS：感觉你现在对BCD完全没有概念，强烈建议去把几百页的工艺文档通读一遍，确保理解以后再上手，后面发现有坑批量替换还只是工作量的问题；阱电位接错器件model建的有问题，片子回来才发现有问题的话就麻烦了；

BigJack

ericking0 发表于 2024-5-23 08:08
呃，我建议你先去看看工艺文档里面的器件剖面图，
1. psub全芯片等于是软连接在一起的，不同地方的器件的ps ...

1.我理解您说的第一条，问题就是我PSUB是负电压，但是数字电路的晶体管器件默认是n18_ckt，这就意味着他的整个数字电路的bulk是接到了负电压，但我是希望他接到VSS（零电位），想问下有什么办法解决吗？

2.对于第二第三点，我是明白了，问题是数字电路该如何与psub是负电压的模拟版图共存呢？希望能得到答案，谢谢！

BigJack

ericking0 发表于 2024-5-23 08:08
呃，我建议你先去看看工艺文档里面的器件剖面图，
1. psub全芯片等于是软连接在一起的，不同地方的器件的ps ...

或者我有个想法是把数字电路的晶体管替换成18_dpw器件？

fengchunyi_2011

把数字电路用HVBN包起来，然后数字电路的sub就可以接到0V了

fengchunyi_2011

HVBN内不器件的sub电位为0，HVBN之外的为负压，HVBN电位为数字电路的电源电压

metotj

BigJack 发表于 2024-5-23 09:29
或者我有个想法是把数字电路的晶体管替换成18_dpw器件？

数字电路使用6T，7T就可以解决这个问题。

BigJack

是的 我的数字电路换成dpw器件然后就可以了。现在的问题出现在IO环上，因为PDK给的IO环是正常的低压ESD管子做的，但是我的电路涉及到高压以及负压，导致我现在不能使用n15_esd_ckt。不知道这个问题有什么办法解决吗？我现在的数字IO都是使用的noN，然后数字输出IO是自己做的（用noN改出来）。不知道哪位大神可以有办法解决？或者做过类似的项目可以指点一二。

metotj

BigJack 发表于 2024-5-26 21:52
是的 我的数字电路换成dpw器件然后就可以了。现在的问题出现在IO环上，因为PDK给的IO环是正常的低压ESD管子 ...

需要自己作IO，包括layout，以及HV 的rule

BigJack

是的，现在用的IO还存在许多HV LATCHUP 的问题，真是让人头疼，马上流片了。。。请问下知道这个IO怎么做吗，或者有什么教程文献学习下。