设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › SAR里的CDAC接到比较器的输出波形只有一半是对的，请问 ...
返回列表 发新帖
查看: 297|回复: 5

[求助] SAR里的CDAC接到比较器的输出波形只有一半是对的，请问如何解决

[复制链接]
witter
发表于 2024-5-22 21:15:47 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
看了下sar的仿真波形，其中CDAC采样后的输出波形如下，只有CDAC的输出DACP小于DACN的时候波形正确，DACP大于DACN的时候波形一直有很大的空隙。请问大家这是什么原因呢？是和后面接的比较器有关还是和CDAC有关？

开关切换用的是VCM-based，每一位的电容接法在图4，用的电容分裂来产生VCM

图1是DACP和DACN的整体波形，图2是正确波形的局部放大，图3是错误波形的局部放大，图4是电容接法，工艺是smic130，请教一下各位前辈如何修正电路

图1

图1

图2

图2

图3

图3

图4

图4
回复

举报

witter
 楼主| 发表于 2024-5-22 21:18:21 | 显示全部楼层
做的是10bits 50MSPS的sar，最高位给的是512f电容，最低为是2f，在64f和8f给的两个冗余位
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

witter
 楼主| 发表于 2024-5-22 23:52:05 | 显示全部楼层

                               
登录/注册后可看大图
似乎找到了问题？ 就是在CDAC前面的逻辑控制这部分，图片里最高位的下拉信号（红框部分）比较慢，相较于最高位的上拉信号也是。请问这是什么原因呢，对于反相器来说下拉和上拉的过程都用到了nmos和pmos，那应该区别不大呀，但这里为什么下拉信号比上拉慢呢？
37ED55DC63210DF01ECFC44E15EA4399.png
回复 支持 反对

举报

赵壮小可爱
发表于 2024-5-23 09:17:21 | 显示全部楼层


witter 发表于 2024-5-22 23:52
似乎找到了问题？ 就是在CDAC前面的逻辑控制这部分，图片里最高位的下拉信号（红框部分）比较慢，相较于最 ...


nmos和pmos的尺寸都是多少

EETOP创芯人才网职位发布入口
回复 支持 反对

举报

witter
 楼主| 发表于 2024-5-23 12:48:01 | 显示全部楼层


赵壮小可爱 发表于 2024-5-23 09:17
nmos和pmos的尺寸都是多少


2u和1u的反相器尺寸
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

赵壮小可爱
发表于 2024-5-23 13:32:38 | 显示全部楼层
CDAC截图看看吧
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-6-16 03:15 , Processed in 0.031177 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表