在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1168|回复: 3

[求助] 从原理图到layout,自动生成的图层需要去掉吗?

[复制链接]
发表于 2024-2-25 20:46:07 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
老哥们好啊,我这里有一个问题不太明白,就是我画版图时,画的器件是从原理图自动生成的,比如,管子P+的注入的大小有时候随管子尺寸的不同不一样,这导致的问题是如果我要把AA画得好看,他的P+就会有各种重合,P+的图层重合在一起就很丑,器件有一个选项是去掉自动生成P+,我就把它去掉了,然后自己再画一个大的P+把PMOS管包起来,这样做会有什么问题吗?我感觉没什么问题,谢谢了
发表于 2024-2-26 08:23:12 | 显示全部楼层
没问题啊。你带着P+,觉得不好看,最后画一整块P+ 就行了。。。
发表于 2024-2-26 10:06:07 | 显示全部楼层
可以跑过DRC,同时保证你的器件没有缺失的层次就没有问题
发表于 2024-2-26 15:52:02 | 显示全部楼层
P+的注入大小跟随管子是因为本质上这个P+层次是这个管子自带的,如在画图收到相关层次的影响,可以随时在左侧LSW处 选择关闭看到P+ N+等相关层次,避免影响视图分析,待区域分析完毕再行打开。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-26 02:45 , Processed in 0.015400 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表