设计中有test mode 那么是不是也相应的写一份SDC

又来长脑了 · 发表于 2023-11-9 10:42:56

您需要登录才可以下载或查看，没有账号？注册

x

在设计的block中有func clock和test clock ，这个test clock的路径也需要去写SDC约束吗？

登录/注册后可看大图

zero_0 · 发表于 2023-11-9 15:15:51

当然需要，尤其是scan这种路径都完全不一样。
不过有些test mode sdc能轻易地merge到func mode下的话也通常会做merge

cxksyue · 发表于 2023-11-10 14:01:11

我们一般都是MMMC，需要增加test mode，去读test clock分析。个别公司会把test clock merge到func 约束里面去

[求助] 设计中有test mode 那么是不是也相应的写一份SDC