scan chain设计时memory如何处理

yyloveyou

DFTbin 发表于 2023-10-19 16:52
个人理解：假设你有8个需要观测的pin（data_in_0-7），那么就先将这几个pin和用4个XOR门的输入用连起来， ...

感谢，用你的方法提高了覆盖率，我想问下，这方法是不是只能用在data上 ，像address这些信号就只能放弃了？

yyloveyou

yyloveyou 发表于 2023-10-20 09:14
感谢，用你的方法提高了覆盖率，我想问下，这方法是不是只能用在data上 ，像address这些信号就只能放弃了 ...

data_in的信号bypass到data_out， 那address的信号bypass到哪里？

yyloveyou

DFTbin 发表于 2023-10-19 14:10
是很多。感觉是插mux的问题，因为电路在没插mux前是没有这些loop的，但是加了mux后确产生了很多loop。

...

data_in的信号bypass到data_out， 那address的信号bypass到哪里？

DFTbin

yyloveyou 发表于 2023-10-20 09:30
data_in的信号bypass到data_out， 那address的信号bypass到哪里？

address等信号也是通过data_out后的mux/I1端向后输出的。


原因有几点：

• 1个观测寄存器可以观测8个点。
  比如obse_reg_1观测了0-7的data_in信号，假设sram总共有320个input信号，那么大概需要40个观测寄存器。如果sram有16个data_out端口，那就加16个muxs（scanmode控制mux s端），剩余的观测寄存器不用再加mux了。
• scanmode下，data_in等输入信号（除sram使能信号和standby信号外）其实对sram没有任何意义了，data_in、address、write_enable等信号的变化只对观测寄存器有用，观测寄存器在capture阶段捕获这些信号的值，从而达到相应逻辑Faults可覆盖的目的，使sram input前的故障覆盖率得到保障。
• scanmode下，sram/Q，也就是你说的data_out对组合逻辑电路来说是非常重要的，因为在sram关闭的情况下，sram/Q会变为高阻态Z，这个状态往后面的组合逻辑继续传递的话就会变成X态，从而sram/Q后的组合逻辑故障覆盖率大幅损失。因此sram/Q一定要被隔离。那么隔离就有许多办法了：①用或门隔离，在scan阶段，scanmode和sram/Q分别输入到或门，那么或门就只会输出1了，虽然达到了隔离sram/Q的目的，但是可能导致后面一些组合逻辑的stuck-at-1无法检测，也会导致覆盖率损失；②用mux隔离，让sram/Q输入mux/I0端，mux/S端接scanmode，而mux/I1端就连接之前用到的观测寄存器。这样的话，之前的观测寄存器对mux后的组合逻辑就又能起到控制的作用，对sram而言，这些寄存器不仅仅是【sram input信号前组合逻辑】的观测寄存器，也是【sram output信号后组合逻辑】的控制寄存器了，可以说十分节省资源了。
  

• 讲得有点杂，建议你对着图理解。我也是新手，这两天不忙，摸摸鱼，哈哈哈
  

ntyagi

Thanks for explaining shadow logic around SRAM so smoothly.

yyloveyou

DFTbin 发表于 2023-10-20 10:07
address等信号也是通过data_out后的mux/I1端向后输出的。

明白了，非常感谢您