打HBM抓取波形，怀疑内部发生latch up？

IC_Spark · 发表于 2023-7-20 14:57:52

您需要登录才可以下载或查看，没有账号？注册

x

测试背景：对芯片两个power pin基于手动HBM设备打+2000V，示波器抓取波形

测试波形：

登录/注册后可看大图

请问有没有大神遇到过这种情况，不理解为什么中途会有一部分电压掉下去，个人怀疑是内部发生latch up，然后latch up路径由于没有足够电流维持而关闭
还请释惑，谢谢！

fei_SH · 发表于 2023-7-20 17:24:51

怀疑latch up的前提是，打HBM是上电打的。
是上电打还是下电打的？

mars0904 · 发表于 2023-7-21 09:04:20

我认为这个是正常的波形。
正常的HBM泄放时间也就是1，200ns这个数量级， ESD design会设计出这样的时间窗口
你现在这个波形下降的时间已经超过2us了，应该已经过了ESD开启的时间。
当ESD关闭之后，剩下的电荷没有完全泄放干净就会再形成一个电压。

沐风彡 · 发表于 2023-7-21 11:35:33

建议你详细描述一下测试条件，说的太模糊，没法分析啊

IC_Spark · 发表于 2023-7-28 10:24:59

fei_SH 发表于 2023-7-20 17:24
怀疑latch up的前提是，打HBM是上电打的。
是上电打还是下电打的？

是下电打的，这样一想确实有点道理，有可能是ESD放电结束残余电荷导致第二段电压升起来了

IC_Spark · 发表于 2023-7-28 10:25:55

mars0904 发表于 2023-7-21 09:04
我认为这个是正常的波形。
正常的HBM泄放时间也就是1，200ns这个数量级， ESD design会设计出这样的时间窗 ...

谢谢，有道理！

沐风彡 · 发表于 2023-7-28 10:36:32

gan_punk 发表于 2023-7-28 10:24
是下电打的，这样一想确实有点道理，有可能是ESD放电结束残余电荷导致第二段电压升起来了
...

你这个二阶段电压升起来之后一直稳定在8.9V，这个现象看着挺诡异的

IC_Spark · 发表于 2023-8-1 10:34:47

沐风彡发表于 2023-7-28 10:36
你这个二阶段电压升起来之后一直稳定在8.9V，这个现象看着挺诡异的

这个稳定电压是Pmos或者nmos内部junction BV

沐风彡 · 发表于 2023-8-1 15:32:13

gan_punk 发表于 2023-8-1 10:34
这个稳定电压是Pmos或者nmos内部junction BV

有道理，这么一想确实是这样的

[求助] 打HBM抓取波形，怀疑内部发生latch up？