晶背供电技术Backside Power Delivery

andy2000a

传统CMOS 能用吗?  还是得 GAA MOS

这如何做?  先长一面再翻过来  长 power line metal ?

晶背供电技术BacksidePower Delivery

SOURCE : fabricatedknowledge

Notice the shift from planar to FinFET, to GAA (tocome), and eventually GAA with BS-PDN. Again, lower area and better efficiencyare scaling a chip, and this time the shrink is not coming from lithography butan advanced packaging technique! How far the advanced packaging trend has come.

==

晶片供电网路(PowerDelivery Network, PDN)的设计目标是以最高效率为晶片上的主动元件提供所需的电源(VDD)与参考电压(VSS)。一直以来，业界都是利用后段制程(BEOL)，在晶圆正面布线，透过这些低电阻的导线来供应电力给晶片(图1)。但也因为如此，晶片内的供电网路与讯号网路(即晶片内的讯号线)必须共用相同的元件空间。

SOURCE COOL3C

Intel将在 VLSI 展示 PowerVIA 背面供电的全 E Core 实作，能提升能源效率、提高 5% 时脉

Intel 在 2021 年 7 月除了公布全新的电晶体架构 RibbonFET 以外，也宣布独创的背面供电技术PowerVIA ，透过将供电架构自晶圆正面布线转移到背面进行直接供电，将晶圆上部全部用于讯号传输，结果即是使电晶体开关速度增加，同时能够在更小的面积占用实现与多鳍片设计同等的驱动电流；在IEEE 举办的VLSI 2023 研讨会前夕，Intel 将展示PowerVIA 的实作。