设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › Verilog-A model of PLL

发新帖

查看: 1991|回复: 9

[原创] Verilog-A model of PLL

tavakoli.elec11

发表于 2023-2-23 00:04:19 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

Verilog-A model of PLL

PLL的verilog_A模型.pdf

1.45 MB, 下载次数: 205 , 下载积分: 资产 -2 信元, 下载支出 2 信元

回复

发表于 2023-2-23 08:33:12 | 显示全部楼层

A Top-Down Verilog-A Design on the Digital Phase-Locked Loop

EETOP创芯人才网职位发布入口

回复支持 1 反对 0

发表于 2023-2-23 09:41:15 | 显示全部楼层

看看，学习一下

回复支持反对

发表于 2023-2-23 15:37:27 | 显示全部楼层

楼主一篇文章发了两次贴

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2023-2-24 06:36:33 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2023-2-24 08:36:48 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2023-2-27 12:39:07 | 显示全部楼层

楼主辛苦了

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2023-2-27 12:40:05 | 显示全部楼层

楼主辛苦了

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2023-3-10 14:52:35 | 显示全部楼层

不错的资料

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2023-3-12 17:06:53 | 显示全部楼层

感谢分享

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-16 18:38 , Processed in 0.027823 second(s), 8 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表