cadence可以自定义器件吗？

danalog · 发表于 2023-2-9 11:54:02

您需要登录才可以下载或查看，没有账号？注册

x

各位好！原因是这样的，因为要做一个用标准工艺的器件，工艺库里是没有的，需要自己画，然后和后面的电路集成在一起。但是问题来了，该怎么样过lvs呢？衬底，正阴极我知道，但是机器不知道。所以能不能我自定义一个器件，画了版图之后给它每个位置打label，存储好，后面就可以直接调来用了

demonhunter · 发表于 2023-2-9 12:21:06

理论上可以的。自己建pcell，自己改lvs文件。

amodaman · 发表于 2023-2-9 13:01:52

不仅仅是理论上可以，实际操作也很直接，没什么做不了的。

danalog · 发表于 2023-2-9 13:51:24

amodaman 发表于 2023-2-9 13:01
不仅仅是理论上可以，实际操作也很直接，没什么做不了的。

具体该怎么做呢？就是pcell吗？

gxc_cjgs · 发表于 2023-2-9 14:15:07

你是版图，电路都要定制吗？还是只画版图？

danalog · 发表于 2023-2-9 14:47:22

gxc_cjgs 发表于 2023-2-9 14:15
你是版图，电路都要定制吗？还是只画版图？

这个器件的spice模型是我根据论文建立的，最好是这个SPICE模型有版图，我的想法是画版图，然后做成一个cell，电路原理图里面可以调用这个器件，画版图时也可以直接调用这个器件的版图，然后lvs，drc能过

amodaman · 发表于 2023-2-9 14:59:37

danalog 发表于 2023-2-9 13:51
具体该怎么做呢？就是pcell吗？

pcell仅仅是把你能调用的子电路进行参数化，你还需要做DRC和LVS的规则，才能接入到版图验证流程里面去。如果是不同仿真器的仿真和netlist，还要针对不同的仿真器做不同view的simInfo, port mapping,netlist procedure之类的。

NULL_fgx · 发表于 2023-11-13 16:08:06

lz还在吗，能请问下自定义器件的流程吗

danalog · 发表于 2023-11-13 20:12:06

NULL_fgx 发表于 2023-11-13 16:08
lz还在吗，能请问下自定义器件的流程吗

这个问题我也没解决啊

[求助] cadence可以自定义器件吗？