在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1626|回复: 4

[求助] 版图绘制的几个疑问

[复制链接]
发表于 2022-12-2 14:04:26 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 youngyq 于 2022-12-2 14:09 编辑

我知道是原理图与版图上相对应不一致,但是不明白这个Nets指的的什么,ports指的是输入端口,instances指的是器件原理图和版图如下所示,我自己核对了很多遍,两者是相会对应上的,但是LVS验证的时候又确实报了两者不一致的错误

这是绘制版图的报错

这是绘制版图的报错

这是原理图

这是原理图

这是版图

这是版图
发表于 2022-12-2 14:37:11 | 显示全部楼层
NET就是连线,一般版图会比电路图多得多
发表于 2022-12-2 15:02:41 | 显示全部楼层
这个电路应该可做成standcell,试着弄一下
net错误是连线错误 ,ports错误一般是PIN是否错误,instances错误一般是器件类型、器件属性、器件个数等错误,
我一般是先解决ports错误,再net错误,上述如有问题请各位大佬指正。
发表于 2022-12-5 10:35:15 | 显示全部楼层
这不是个数字的模块么,怎么都分散开来了画,数字模块应该追求面积最优吧
发表于 2022-12-5 10:40:07 | 显示全部楼层
这个就是ports,net一般指用金属层去连接各个mos管得,一般性版图中会比电路中多
1670207913204.jpg
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-30 09:36 , Processed in 0.018144 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表