在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1605|回复: 3

[招聘] 有没有想做SOC车规芯片的,小工艺,外企风格,自由扁平不加班儿~

[复制链接]
发表于 2022-11-10 10:04:15 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
设计、验证、架构、SIPI、视觉AI算法
Base 北京、武汉、上海
请随时找卡老师聊一聊:18924586576

IC验证经理/主管(上海)
岗位职责:
• 负责IP/子系统/系统级的全流程验证;
• 根据设计规格制定验证计划及验证策略,根据设计及架构需求提取验证特性;
• 搭建验证环境,创建并调试验证用例,收集并分析覆盖率,完成网表级仿真;
• 开发或修改验证脚本,提高整体验证效率;
• 业界新技术、新工具、新方法学的研究及开发;
任职要求:
• 掌握IP或SOC验证流程,对验证方法学有深刻的理解;
• 精通System Verilog,UVM,精通Perl/Python/TCL等脚本语言,熟悉C/C++;
• 有如下几项经验之中的一项或多项:
(1) ARM CPU验证经验;
(2) SOC总线验证经验;
(3) DDR验证经验;
(4) ISP/Codec等图像验证经验;
(5) NPU等AI模块验证经验;
(6) DSP等验证经验;
(7) 带SDF的网表级仿真经验;
(8) 搭建并维护过大型验证环境的经验;
• 有前端设计或芯片测试经验优先;
• 具有责任感,良好的解决问题能力和沟通协调能力,勇于创新和接受挑战;
• 电子、计算机、通信、自动化等相关专业硕士及以上学历,7年以上工作经验。



SOC架构师(上海、北京)
职位介绍
职位描述
该职位负责汽车类芯片(下一代智能驾驶芯片,智能座舱芯片,高性能车规微处理器等)SOC架构设计。
岗位职责:
1、 根据车规芯片产品规格定义SOC芯片架构以及模块微架构设计。
2、 负责芯片架构层面的PPA优化。
3、 负责分析业务特点,推动软硬件协同设
4、 负责系统性能测试和竞争性分析。
5、 负责解决芯片设计实现过程中的技术问题,确保关键规格的达成
任职要求:
1、 计算机,电子工程、微电子或相关专业,硕士及以上学历
2、 熟悉基于ARM处理器的SOC架构,熟悉总线、DDR、PCIe控制器以及各种标准外设接口,熟悉SOC前后端开发流程,熟悉性能和功耗评估;
3、 7年以上SOC开发经验,2年以上架构设计经验
4、 熟悉Verilog和C语言,了解VMM/OVM/UVM验证方法学
5、 熟悉Linux操作系统和Synopsys/Cadence/Mentor各种前端设计EDA工具如Spyglass, DC, PT, VCS等。
6、 具备软硬件联合开发调试经验者优先考虑
7、 有汽车类芯片SOC整合设计或架构设计


Physical Design Engineer/芯片后端设计工程师(上海、北京、武汉)
Job Description
Work with Front-End design team and physical design team for super large-scale SoC chip physical implementation from RTL to GDS. Focus on physical design of deep sub-micron ultra large chip including block and chip level synthesis, floorplan, place and route, timing closure, physical verification, EM/IR signoff checks etc. The individual is expected to be an expert in multiple aspects in PD areas and provide technically leadership to the engineering team.

Job Requirement
1. Hands on experience in super large-scale SoC chip physical design, especially experience in 7nm FinFet technology and high-speed design implementation.
2. Solid knowledge and rich experience on synthesis, floorplan, place, CTS and routing, static timing analysis, EM/IR-drop and physical verification.
3. Project experience on hierarchical flow such as top-level partition, timing budgeting, pin assignment and Power Network Planning etc
4. Expertise with Synopsys/Cadence/Mentor EDA tools
5. Familiar with Unix/Linux environment and good at scripts
6. A high-level of self-motivation and a proactive approach to solving problems.
7. Good communication skills, strong interpersonal skills and the flexibility
8. Dedicated, hardworking, and good team player


image.png
发表于 2023-2-21 11:16:27 | 显示全部楼层
这家我也知道,确实不加班,可以找我
发表于 2023-2-28 09:41:27 | 显示全部楼层
真的不加班吗
发表于 2023-3-24 18:02:08 | 显示全部楼层
我也有
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-25 13:06 , Processed in 0.020436 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表