八相时钟走线技巧

lhlbluesky

在HDMI RX设计中（6Gbps或以上），CDR需要用到8相时钟，为了减小时钟走线的寄生导致的延时和其它非理想特性，在布线时，八相时钟的走线有何特殊考量？

或者，有哪些guideline可供参考，谢谢。

nanke

楼主现在转到serdes方向了吗？提供一种画法： 用M3走时钟线，M1/M3/M5做上下左右的屏蔽，但左右屏蔽拉开距离。八个时钟相位依次按1-2-3-4-5-6-7-8-1走9条线，其中两侧的线1金属宽度减半，并取最小宽度。

lhlbluesky

nanke 发表于 2022-9-6 19:35
楼主现在转到serdes方向了吗？提供一种画法： 用M3走时钟线，M1/M3/M5做上下左右的屏蔽，但左右屏蔽拉开距 ...

两个问题：

1，屏蔽线M3是只在最外围画一条，还是每个时钟线两侧都要画？屏蔽线M1和M5是floating，还是接GND？
2, 1分为两根画在最外侧，这样做是为了什么？会不会与其它7条时钟造成mismatch？1/2,3/4,5/6,7/8分别是差分对吗？
是否有示意图供参考，谢谢。

nanke

lhlbluesky 发表于 2022-9-7 09:48
两个问题：

1，屏蔽线M3是只在最外围画一条，还是每个时钟线两侧都要画？屏蔽线M1和M5是floating，还是 ...

保证8 phase的环境完全一样，是为了减小skew，如果可以应该让8个phase（0°，45°，90°...315°）组成首尾相连的环.但实际版图是平面的没法做到。用地线屏蔽，是为了减小串扰，如果周围没有干扰也可以不屏蔽。
屏蔽也带来坏处——增大了寄生电容。
每根线都屏蔽比较占面积。如果不在意功耗面积，可以每根线都屏蔽。
具体看实际需求。
时钟速率超过5G时不知道是否还有效。

ncash0933

谢谢分享

模拟后端的小白

我倒是画过PLL出来接CDR的八根线，这八根线不怕寄生大小，就怕寄生不一样，所以考虑八根线的寄生大小一样，所以周围环境要一样，