PLL的reference spur 怎么仿真

wangxiangjun

   

一个模集小白 发表于 2024-8-20 14:46
好，谢谢你的回复，比如我的PLL稳定频率是2.4G，我试了很多次时间只能取0.1us才能把2.4G在频域上显示出来 ...

时间间隔是自己定的，采样点数也是自己定的，我当时取得是0.1~1.1us，采样点数是10240个，采用的是汉明窗口

一个模集小白

   

wangxiangjun 发表于 2024-8-22 10:22
时间间隔是自己定的，采样点数也是自己定的，我当时取得是0.1~1.1us，采样点数是10240个，采用的是汉明窗 ...

好的，谢谢你的回复

一个模集小白

   

wangxiangjun 发表于 2024-8-22 10:22
时间间隔是自己定的，采样点数也是自己定的，我当时取得是0.1~1.1us，采样点数是10240个，采用的是汉明窗 ...

您好，我想问一下这种图片是什么仿出来的？和锁相环输出取PSD不一样呀

wangxiangjun

   

一个模集小白 发表于 2024-8-23 11:56
您好，我想问一下这种图片是什么仿出来的？和锁相环输出取PSD不一样呀

没弄过这，有知道的可以帮忙回答下

jvxiao

是不是这样：
瞬态→psd(得到V²/Hz为单位)→dBm函数？
那最后一步V²/Hz转为dBm时，是除以R还是2R呢？

户下之羽

   

wangxiangjun 发表于 2024-8-22 10:22
时间间隔是自己定的，采样点数也是自己定的，我当时取得是0.1~1.1us，采样点数是10240个，采用的是汉明窗 ...

后仿发现带ESD的PAD驱动能力不够，无法拖动模块内96M信号正常输出(当时考虑数字PAD可能会有整波效果，出来的波形可能是特别正的方波，影响测量jitter，因此使用了foundry提供的模拟PAD，后续后仿发现更糟糕，模拟PAD所需驱动能力过大，无法正常输出高频时钟波形)，但目前已经投片，只能寄希望于小数分频器输出信号(频率和fref接近)的这个信号进行大致反推了，该分频输出信号后仿结果带模拟PAD是正常的，请求各位大佬能否帮帮忙，看看我这种案例如何根据小数分频器输出信号反推小数锁相环输出信号相位噪声(如果小数杂散存在反推的方法也请各位大佬指点一下)，十分感谢！