BJT ESD 保护电路

fei_SH · 发表于 2023-3-3 09:13:21

这个结构的电流路径六楼分析的很详细了。

之所以采用这样的接法而不是采用传统GGNMOS 和GDPMOS的接法，就在于这里使用的是BJT作为ESD器件。采用传统接法的BJT，不管是NPN还是PNP，触发电压Vt1都非常的高。

楼主的这种接法，在VDD to PAD的模式下，NPN的B接VSS，是floating的，能大大降低触发电压。同理，在PAD to GND的模式下，PNP的B接VDD也是floating，也能大大降低PNP的触发电压。

这个接法确实很少见，也比较巧妙。因为用纯BJT做ESD的用法不多，多见于射频工艺或者产品。CMOS工艺还是GDPMOS和GGNMOS用得比较多。。

以上是个人拙见，欢迎大家讨论。

PN_Allen · 发表于 2023-7-3 16:22:51

mark mark

Andyou · 发表于 2023-7-4 17:39:50

u12u34 发表于 2022-8-24 17:44
ESD测试的时候芯片是不上电的而且测试的MK2基台有两根针扎在不同的PAD上测试ESD性能。所以针对上面那个结构 ...

番茄酱 yyds

Faithless · 发表于 2023-8-15 10:11:44

u12u34 发表于 2022-7-26 12:55
ESD测试的时候芯片是不上电的而且测试的MK2基台有两根针扎在不同的PAD上测试ESD性能。所以针对上面那个结构 ...

请问下第二条为啥是PNP通？B不是floating了吗？为啥不可以是通过上面NPN的PN结反向击穿导通泄放电流了？有点想不通，B都floating了PNP怎么通的？

u12u34 · 发表于 2023-8-15 10:29:28

Faithless 发表于 2023-8-15 10:11
请问下第二条为啥是PNP通？B不是floating了吗？为啥不可以是通过上面NPN的PN结反向击穿导通泄放电流了？ ...

雪崩击穿电流触发三极管导通，这种ESD器件的TLP曲线会表现出负微电电阻特性，说明其导电机理发生转变，负电阻就是表现。

Faithless · 发表于 2023-8-17 09:12:07

u12u34 发表于 2023-8-15 10:29
雪崩击穿电流触发三极管导通，这种ESD器件的TLP曲线会表现出负微电电阻特性，说明其导电机理发生转变，负 ...

雪崩击穿的PN结是反偏，但是那个PNP的B是floating，怎么确定这个PAD-VDD的PN结是雪崩击穿的了？

Faithless · 发表于 2023-8-23 18:47:58

fei_SH 发表于 2023-3-3 09:13
这个结构的电流路径六楼分析的很详细了。

之所以采用这样的接法而不是采用传统GGNMOS 和GDPMOS的接法，就 ...

请问floating，怎么就降低了触发电压了？楼主可以讲解下吗？因为前面六楼分析的第二条我没理解到

wjc9804 · 发表于 2024-1-9 21:25:48

大佬们，请问这种接法比直接用二极管的接法有什么好处吗？

sunnyliu · 发表于 2024-10-4 22:09:02

请问这个结构会不会有LU的问题？

lnxmj · 发表于 2024-12-4 13:51:36

感谢分享

[求助] BJT ESD 保护电路

站长推荐 /2