在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3260|回复: 6

[讨论] 版图中加了dummy电路怎么对应修改过lvs

[复制链接]
发表于 2021-11-21 20:26:03 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
电流镜的版图中为了匹配加了dummy管子,电路应该怎么对应修改,为了过lvs
发表于 2021-11-21 20:54:55 | 显示全部楼层
PCELL的话那最好在schematic里也加上管子
发表于 2021-11-21 21:39:02 | 显示全部楼层
可以在LVS option中选择 gate栏中有相应的地方 你可以看一看
电阻两端  floating  
mos三端floating
选上对号 LVS运行中就会将三端短在一起的器件(两端短在一起的器件)自动过滤为dummy器件
不过有人习惯在schematic中加上相应的dummy器件 跑top LVS时 option尽量简洁避免出错
发表于 2021-11-21 23:44:08 | 显示全部楼层
marker掉就好~
发表于 2021-11-22 10:58:28 | 显示全部楼层
两种办法,一种是你在电路上加上同样连接关系的管子,另外一种是在跑LVS的时候把LVS option里面对应的AB AC这些管子对应的dummy选项给隐掉。
发表于 2021-11-22 15:55:15 | 显示全部楼层
LVS option中选择 gate栏中 AG 勾选
发表于 2021-11-22 19:23:24 | 显示全部楼层
可以屏蔽掉
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-30 15:43 , Processed in 0.019110 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表