uvm ral frontdoor read数据返回一直是0

乒乓 · 发表于 2021-10-12 11:54:13

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由乒乓于 2021-10-12 12:06 编辑

前门写操作没有问题，前门读数据是0，从波形上看read值是正确的，但是read task返回值始终是0，有人知道可能是什么原因吗？
定位情况：
apb_monitor里调用write之后，打印的transaction数据正确；
adapter里bus2reg结束前，打印的transaction数据正确；
现在怀疑是adapter到ral model之间哪里出了问题。奇怪的是log里bus2reg比monitor先打印

eaglezhang01 · 发表于 2021-10-13 12:11:44

1.检查下register model 里该寄存器的access type是不是RC(read clear）的？因为执行了bug2reg后还需要执行predicate相关的操作，如果写成了RC，register model的值会被更新为0，你看到的值也就是零，
也可简单的加上set_auto_predict(0) 以关掉predicate功能看下效果

jiaxiaoxu1 · 发表于 2021-10-14 16:01:32

env或testcase中设置set_auto_predict(1)试试，driver将读取的值返回后，寄存器模型会更新寄存器的镜像值和期望值，这个功能通过寄存器模型的auto predict实现。用法参考：rm.default_map.set_auto_predict(1)。

乒乓 · 发表于 2021-10-15 09:59:04

jiaxiaoxu1 发表于 2021-10-14 16:01
env或testcase中设置set_auto_predict(1)试试，driver将读取的值返回后，寄存器模型会更新寄存器的镜像值和 ...

这个功能已经开启了

eaglezhang01 · 发表于 2021-10-15 10:41:11

乒乓发表于 2021-10-15 09:59
这个功能已经开启了

设成0 有看到效果吗?

乒乓 · 发表于 2021-10-18 10:52:16

eaglezhang01 发表于 2021-10-15 10:41
设成0 有看到效果吗?

还是读不出来

笃定 · 发表于 2021-10-29 10:40:39

bus2reg补充rw.byte_en='hf;试试

小 · 发表于 2022-11-22 17:21:17

您好，请问您解决这个问题了吗？我遇到了和您同样的问题，前门读出寄存器模型的数值一直是0

乒乓 · 发表于 2022-12-13 18:25:20

小发表于 2022-11-22 17:21
您好，请问您解决这个问题了吗？我遇到了和您同样的问题，前门读出寄存器模型的数值一直是0 ...

没搞定，已弃

[求助] uvm ral frontdoor read数据返回一直是0

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2