设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 《SystemVerilog验证测试平台编写指南》中文翻译版pdf ...
1234
返回列表 发新帖
楼主: lans0625

[资料] 《SystemVerilog验证测试平台编写指南》中文翻译版pdf

[复制链接]
szdgsz
发表于 2023-6-8 20:51:07 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

yeihen
发表于 2023-7-17 21:29:48 | 显示全部楼层
谢谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

yeihen
发表于 2023-7-17 21:32:09 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

dragon0301
发表于 2023-8-1 10:56:22 | 显示全部楼层
非常感谢分享
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

jerryliang
发表于 2024-1-4 19:04:08 | 显示全部楼层


chnmy 发表于 2023-6-2 00:13
内容不错，感谢分享！


谢谢分享，内容不错
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

Quinlan
发表于 2024-1-9 19:35:55 | 显示全部楼层
谢谢
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

yan0708
发表于 2024-3-25 09:20:01 | 显示全部楼层
感谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

binnq
发表于 2024-3-27 17:56:10 | 显示全部楼层
感谢
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

1234
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-9 14:50 , Processed in 0.019397 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表