为什么用环振的pll，低通滤波器用可变电阻

bebop_xu · 发表于 2024-12-12 10:13:37

必须点赞，支持看看。

bebop_xu · 发表于 2024-12-12 10:26:37

本帖最后由 bebop_xu 于 2024-12-12 10:28 编辑

兄弟，你的delay cell的交叉耦合管用nmos接地，而且delay cell接VDD,而你实际电路用pmos源端接电流源，delay cell也接电流源，是不是这样？

bebop_xu · 发表于 2024-12-12 10:31:44

eeflying 发表于 2023-6-30 16:13
哥23年了，有资料吗，我在走你走过的路子

兄弟，你的VCO具体用什么架构？

eeflying · 发表于 2025-5-12 12:31:58

bebop_xu 发表于 2024-12-12 10:31
兄弟，你的VCO具体用什么架构？

建议最简单的就行

[求助] 为什么用环振的pll，低通滤波器用可变电阻