在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5112|回复: 9

[求助] 关于ams 仿真器仿真速度过慢的问题

[复制链接]
发表于 2021-4-12 11:06:26 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位前辈,我目前在进行数模混合仿真时遇到了一些问题。最明显的就是仿真速度的问题,在对小型电路进行仿真时,速度明显比用spectre慢,但仿真结果是正确的。但我开始进行比较大的电路仿真时,就跑不动了,我降低了仿真的精度,将MODE从spectre改为APS等,output仅选择了几个比较重要的信号。昨晚跑了12个小时没有反应,今早来终止了进程,发现ncsim:100% cpu,请问有什么解决办法吗?
发表于 2021-4-12 16:31:05 | 显示全部楼层
不会完全没反应吧
 楼主| 发表于 2021-4-12 18:55:27 | 显示全部楼层


amodaman 发表于 2021-4-12 16:31
不会完全没反应吧


log里面显示在running,就这样running了那么久
发表于 2021-4-13 10:34:12 | 显示全部楼层


Amyha 发表于 2021-4-12 18:55
log里面显示在running,就这样running了那么久


我们的经验表明这种情况基本属于数字代码带来的问题。一般是因为alway(*)所监测的事件出现了zero-width glitch, 所以触发不了后面的逻辑。即便是在纯数字仿真中没有问题,在AMS仿真里面也会停滞在那里,无休止停顿。在compiler 选项中增加 -delay_trigger可以绕过这个问题。实在不行就重写数字代码。
 楼主| 发表于 2021-4-13 13:23:22 | 显示全部楼层


amodaman 发表于 2021-4-13 10:34
我们的经验表明这种情况基本属于数字代码带来的问题。一般是因为alway(*)所监测的事件出现了zero-width g ...


谢谢谢谢!!我回去仔细看了一下确实verilog里有always写的有问题。
发表于 2021-4-13 13:49:29 | 显示全部楼层


Amyha 发表于 2021-4-13 13:23
谢谢谢谢!!我回去仔细看了一下确实verilog里有always写的有问题。


zero-width glitch和组合逻辑在一起的时候,就会卡死整个仿真,因为监测的事件被系统忽略掉了,无法触发下一个逻辑态。
发表于 2022-1-10 16:13:18 | 显示全部楼层
请教各位前辈,AMS仿真总是卡在 -l ../psf/irun.log这一步,要花5、6分钟的时间,然后跑剩下的仿真就很快了,是不是代表着verilog写的不好啊
发表于 2023-8-14 16:03:32 | 显示全部楼层


amodaman 发表于 2021-4-13 10:34
我们的经验表明这种情况基本属于数字代码带来的问题。一般是因为alway(*)所监测的事件出现了zero-width g ...


请问compiler选项是在哪里设置呢?
发表于 2023-9-12 19:08:51 | 显示全部楼层


mllzpb 发表于 2023-8-14 16:03
请问compiler选项是在哪里设置呢?


同问啊
发表于 2024-6-3 20:45:59 | 显示全部楼层


amodaman 发表于 2021-4-13 10:34
我们的经验表明这种情况基本属于数字代码带来的问题。一般是因为alway(*)所监测的事件出现了zero-width g ...


同问大佬,请问complier是哪里的设置
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-29 04:29 , Processed in 0.022455 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表