一种接收机中ADC静态和动态参数的测试方法

jdd719787431

    本人最近设计了一个导航射频芯片中的4bit Flash ADC，并用veriloga写了理想4位DAC用于测试ADC，在测试其性能时遇到一些疑惑，以下谈谈自己的理解，希望得到大家的指导和矫正！       
    关于静态参数。
   
    1.看到论文中应用比较多的是码密度法，这种方法在设计阶段是否适用。
    2.如果码密度法适用的话，关于DNL的计算公式如下

      其中Pr是实际第k个码箱中出现的概率，Pi为理想情况下第k个码箱的概率，在文献中没有找到计算方法，我可不可以把理想ADC的输出作为理想概率，所设计的ADC的输出作为实际概率来计算。
    3.如果码密度法不适合设计阶段测试，用概念法应该怎么测试？
  关于动态参数。
    1.动态参数的测量通过理想DAC后进行FFT分析，其中采样点数要遵循相关采样定理，采样点数要是2的N次方，但是这个点数对于4位ADC应该取多少合适（前几天取8192个点，服务器跑了5天，竟然最后没内存了）
    2.我所写的理想DAC不能输出负数，只能把原来-1V~1V转到0V~2V，这对于参数测试有没有影响。
    下面贴几篇我觉得讲的很详细关于参数测量的论文。


指标.zip (4.36 MB , 下载次数: 95 )

2020-11-19 09:49 上传

点击文件名下载附件

jdd719787431

关于DNL的公式：DNLk=[Pr（k）/Pi（k）]-1

nero007

谢谢分享