版图设计中的保护环电位怎么接，可以让衬底p保护环悬空吗

这样的人 · 发表于 2020-9-8 18:48:06

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

保护环的电位经常会怎么处理防止闩锁

hypo029 · 发表于 2020-9-8 21:10:11

悬空lvs过不了吧

xmyshine · 发表于 2020-9-10 14:41:32

悬空lerc会报softchk

IC大海Layout · 发表于 2020-9-23 22:46:03

先说第一个问题：版图设计中的保护环电位怎么接？如果N+环，一般接在高电位（多数是VDD或者被保护器件的高电位），如果是P+环，则为电路的最低电位，多为GND。衬底P保护环不建议悬空，因为悬空不代表电位为零哦。第二个关于处理Latch-up的：如果你选的工艺中含有NBL，通过衬底隔离把衬底电流的影响隔离在 MOS 管外边或者说不让对衬底有影响的大电流经过衬底 Psub，这种情况，保护环一般正常接就可以了，建议加双环，多子保护环和少子保护环。

ZMOS · 发表于 2020-9-24 09:17:55

IC大海Layout 发表于 2020-9-23 22:46
先说第一个问题：版图设计中的保护环电位怎么接？如果N+环，一般接在高电位（多数是VDD或者被保护器件的高 ...

每个Latchup的双环电位是直接接到同一个cell中的PWR & GND还是要另外从PAD拉线呢？

IC大海Layout · 发表于 2020-9-24 21:57:49

两种我都接过，一般这种情况，可以去跟电路那边沟通。如果这是个较为重要的CELL，最好还是从PAD上引出一条线吧。

雨山1998 · 发表于 2020-12-25 18:00:59

本帖最后由雨山1998 于 2020-12-28 10:52 编辑

路过学习，谢谢分享

Ericsun666 · 发表于 2023-5-16 14:47:03

感谢学到了

[求助] 版图设计中的保护环电位怎么接，可以让衬底p保护环悬空吗

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2