在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖

[资料] Writing testbenches using SystemVerilog 高清完整书签版

[复制链接]
 楼主| 发表于 2021-1-19 17:02:23 | 显示全部楼层
芯片验证-《UVM理论与实战》,如果需要的话可以点击下载查看,否则不要下载浪费积分哈

Readme.pdf

250.14 KB, 下载次数: 20 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2021-11-11 07:21:28 | 显示全部楼层
谢谢分享
发表于 2021-11-13 11:48:47 | 显示全部楼层
thanks
发表于 2021-12-7 09:21:15 | 显示全部楼层
每次都重新下载。这次要保存了。谢谢。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-28 05:30 , Processed in 0.016103 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表