在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1906|回复: 2

[求助] PLL Closed Loop Phase noise simulation

[复制链接]
发表于 2020-2-27 04:28:10 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
如果想要直接仿 PLL Closed loop phase noise,是用pss+pnoise?
pss裡面的beat frequency 是設定成reference clk freq?

但是maximum sideband這個 是要設定成 reference clk freq x  maximum side-band = VCO output freq? 或者是要更高?

因為用PSS跑 雖然有先跑transient,但是還是不收斂 不知道有沒有大大知道解法?
发表于 2020-2-27 10:52:46 | 显示全部楼层
小哥,没有人做pll是直接这么仿真的。。。
你这要仿真到牛年马月吗。。。

pss+pnoise跑个稳定态就要很久。。。

仔细问问自己的师兄们
发表于 2023-8-10 08:42:41 | 显示全部楼层
谢谢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-11 04:10 , Processed in 0.013530 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表