在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2782|回复: 5

[原创] Hspice仿真运放时相位突变

[复制链接]
发表于 2020-1-10 11:11:37 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x

微信截图_20200110110352.png
上图是幅频曲线,下图是相频曲线

仿真一个运放,出现了相位+360°的情况,无法通过加命令行的方式计算相位裕度了,请问有处理的方法吗?
在cadence里仿真不会有这样的情况,所以不是电路的问题。

相位计算方法:
.meas ac phase find vp(Out) when vdb(Out)=0
.meas ac pm param='180+phase'


想要问:
1.有无加设置的方法不出现这种相位+360°的情况?
2.如果是Hspice内在的问题无法修改,有无其他方法计算相位裕度?
 楼主| 发表于 2020-1-10 11:17:54 | 显示全部楼层
微信截图_20200110111510.png
左边是hspice的仿真结果  右边是cadence的仿真结果
可以看到hspice把突变部分移360°后与cadence的基本一致
所以感觉应该不是电路的问题
发表于 2020-1-10 13:20:19 | 显示全部楼层
就是差了360度啊,扣掉就行了
发表于 2020-1-11 09:38:09 | 显示全部楼层
电路仿真时候,不要想是软件的问题,大部分情况下都是电路设计的问题。
发表于 2020-1-11 14:12:13 | 显示全部楼层
这是个仿真器问题,可以试着换一个断loop的点再看看结果。
 楼主| 发表于 2020-1-12 15:20:01 | 显示全部楼层
谢谢大家,已解决
网表前加上
.OPTION AC UNWRAP即可
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-13 10:17 , Processed in 0.020957 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表