设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › TSMC 40nm工艺PEX时设置via reduction

发新帖

查看: 1938|回复: 1

[求助] TSMC 40nm工艺PEX时设置via reduction

发表于 2020-1-1 14:01:53 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

背景：目前使用tsmc40nm工艺做射频前端，提参生成的网表硕大，进行HB仿真需要很长时间，而且容易不收敛。有前辈提到在提参时在rcx rules里设置via reduction，可以减小网表并且基本保证仿真精度，但是前辈忘记了在哪里设置，求助各位。

回复

发表于 2024-11-6 17:01:23 | 显示全部楼层

版图菜单栏选择calibre->Run PEX...->PEX Options->Vias->Turn off via reduction

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-25 02:54 , Processed in 0.012957 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表