设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 请教verilog hdl的测试模块
返回列表 发新帖
查看: 3160|回复: 7

请教verilog hdl的测试模块

[复制链接]
greycat
发表于 2003-9-2 19:46:10 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
再测试模块里，stop也要声明吗？
错误显示：identifier "stop"must be decalared or defined.
测试, 声明

相关帖子
回复

举报

sdenf
发表于 2003-9-2 19:58:14 | 显示全部楼层

请教verilog hdl的测试模块

不需要啊，不过要 $stop
回复 支持 反对

举报

greycat
 楼主| 发表于 2003-9-2 20:31:05 | 显示全部楼层

请教verilog hdl的测试模块

哦，我看的参考资料，是人民币符号，害得我费了两个小时
回复 支持 反对

举报

palladium
发表于 2003-9-3 16:20:08 | 显示全部楼层

请教verilog hdl的测试模块

哈哈
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

zhoujj
发表于 2003-9-3 16:21:30 | 显示全部楼层

请教verilog hdl的测试模块

^_^
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

肖同月
发表于 2010-10-23 11:42:51 | 显示全部楼层
shouyongle
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

linzhjbtx2
发表于 2012-3-18 16:52:27 | 显示全部楼层
问题应该如何解决？
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

a121446647
发表于 2012-3-18 22:48:02 | 显示全部楼层
$stop
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-6-16 01:50 , Processed in 0.036759 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表