设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › PDK里面提供了ESD，poly FUSE layout，没有symbol ...
返回列表 发新帖
查看: 1890|回复: 7

[求助] PDK里面提供了ESD，poly FUSE layout，没有symbol

[复制链接]
wang.bin
发表于 2019-4-19 11:52:13 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
PDK里面提供了ESD，poly FUSE的layout ，没有symbol,原理怎么画图，并且也没提供ESD的spice模型，各位有遇到吗？怎么解决？
回复

举报

wang.bin
 楼主| 发表于 2019-4-19 14:30:30 | 显示全部楼层
有人吗？
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

amodaman
发表于 2019-4-20 10:08:26 | 显示全部楼层
ESD的保护机制好像从来就是没有提供Spice模型过的，因为这需要专门的仿真工具去做，Spice类型的仿真器没法做。

想追求完美的LVS验证流程的话，只好自己画Symbol和Schematic，然后还要修改LVS规则文件，定义新的复合器件出来，就可以了。不过我想很多人都不会这么做的，因为少许有点费事。
回复 支持 反对

举报

wang.bin
 楼主| 发表于 2019-4-25 09:16:43 | 显示全部楼层


amodaman 发表于 2019-4-20 10:08
ESD的保护机制好像从来就是没有提供Spice模型过的，因为这需要专门的仿真工具去做，Spice类型的仿真器没法 ...


那么，通常来说是不是ESD就不加入最后的LVS比对了？
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

amodaman
发表于 2019-4-25 09:35:50 | 显示全部楼层
可以对比啊，你把版图对应的管子提取出来放在schematic上就可以做LVS对比了。只是这个schematic不能拿来仿真ESD的行为罢了，因为真正起作用的是那些你没提取出来的寄生部分。
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

wang.bin
 楼主| 发表于 2019-4-25 09:37:58 | 显示全部楼层


amodaman 发表于 2019-4-25 09:35
可以对比啊，你把版图对应的管子提取出来放在schematic上就可以做LVS对比了。只是这个schematic不能拿来仿 ...


谢谢！
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

scoky
发表于 2019-4-25 10:39:59 | 显示全部楼层
你好，能提供下poly fuse的版图吗？参考一下画法，谢谢~
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

wang.bin
 楼主| 发表于 2019-4-25 11:50:26 | 显示全部楼层


scoky 发表于 2019-4-25 10:39
你好，能提供下poly fuse的版图吗？参考一下画法，谢谢~


你可以问你的工厂寻求帮助，这都是保密的不可以外传哦！
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-12 09:05 , Processed in 0.019574 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表