衬底的有源区问题

宫海龙

正常我们画MOS管的PUSB，都是一圈M1、ACT（AA）、P注入，当然还有CT。那下图这种情况的ring会不会多了一点lach的风险？run lvs的时候是可以过的，有源区是一层薄氧化层，这种存在实际流片后，左右衬底是连在一块么？
（将ring的横向M1切开，竖向走一根M1）

                               
登录/注册后可看大图

gxd12

如果guardring是成环的，也就是在两端都会接到低电平上，就没有影响。如果不是，建议不要这么画，PSUB的寄生电阻还是有些大的

去如风

可以用一小段M2 接起来呀

宫海龙

回复 3# 去如风

哈哈  我的意思 是 后面的layout改版，只能用少数几层mask，如果真存在这样的情况去tapeout了，后果是什么，影响大不大？

fangwang85

回复 4# 宫海龙


   你可以看下标准库里面的单元，有些rf管子的guide ring就是中间断了下。

cxchust

有些时候MOS器件衬底不画一圈ring都可以，这样断开一点增大了电阻而已没啥影响，只除非是ESD保护电路不能这么干。

账户已登录

影响不大，逻辑电路里面不是都只是一小段tapod么，一般只有高压器件才会强制画完整的ring tapod，但也不会要求metal1是完整的，另外如楼上所讲ESD保护里面的ring轻易是不会动ring上的metal1的
完整的ring能减小Rwell（nw、pw）减小latch风险，od的电阻会比阱电阻小叠上metal1会进一步将这个寄生电阻减小

ywic

一般这个口子开得不大的话应该是没什么问题的

楚清清

lvs可以过是因为实际上是连在一起的，只是通过Active连接的，这样连接的问题是衬底电阻较大因为Avtive电阻远比Metal连接要大的多，这样做一般正常mos管周围是没什么问题的，但是如果可以还是建议最好用Metal连一下比较好，这样衬底接触也比较好，能更有效的防止latch up。