IC内部设计如何解决阻抗匹配问题？

IR888 · 发表于 2019-1-24 17:00:58

您需要登录才可以下载或查看，没有账号？注册

x

各位大神，

请问IC内部设计如何解决阻抗匹配问题？也时加电阻，电容或电感吗？

谢谢回答。

小马哥爱逛 · 发表于 2019-1-24 17:42:07

请问你是指layout还是Schematic，我当是layout的。阻抗的匹配一般都是加dummy电阻，电容之类的。电感一般比较大，不会再加dummy的了

IR888 · 发表于 2019-1-24 18:30:37

回复 2# 小马哥爱逛
大神我是指的芯片 layout，如何防止输入时钟overshoot的，非常感谢?回答

IR888 · 发表于 2019-1-24 18:43:44

回复 2# 小马哥爱逛

请大神具体介绍一下layout里如何处理overshoot,感激不尽?

lalala2018 · 发表于 2019-1-25 09:23:49

版图上需要电路来确定自己是无法解决这个问题的

小马哥爱逛 · 发表于 2019-1-25 09:25:43

这种layout里好像没有办法吧？即使是匹配应该是涉及到板级的PCB layout的调整才对。

IR888 · 发表于 2019-1-25 10:22:52

回复 6# 小马哥爱逛

好的，谢谢回答

IR888 · 发表于 2019-1-25 10:23:46

回复 5# lalala2018

谢谢回答

[原创] IC内部设计如何解决阻抗匹配问题？