在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2748|回复: 5

[求助] 求助大神

[复制链接]
发表于 2018-10-13 09:24:21 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Min. density of MIM pattern is 3 %,做DRC时出现的错误,不理解密度怎么错了,怎么改
发表于 2018-10-13 14:18:36 | 显示全部楼层
1,这个3%指的是MIM的介质层占整个芯片的面积比例。Coverage of CE area on overall chip area.
    (这条规则的原因,我也还不明白,我要记下找机会查查)
2,若要满足这条规则的话,那就增加dummy MIM吧。
3,如果不方便增加dummy,也可以试试跟工艺厂联系,问问这条规则是什么作用,可不可以waive忽略这条规则。
发表于 2018-10-13 16:25:06 | 显示全部楼层
模块的话就先不管这个错了,在TOP层再来解决密度问题。
发表于 2018-10-16 13:13:25 | 显示全部楼层
MIM在整颗芯片中利用率太低~据说MIM是在两层金属之间多做了一层,会多一层mask,这样的话抓density过低是不是就好理解了呢,具体工艺上是怎么做的,这一层需不需要做CMP,期待大神来解答~一般这种DRC fab都不会建议让waive的~楼上说的没错,加一些dummy MIM来解决咯~
发表于 2021-10-12 16:45:47 | 显示全部楼层
打卡打卡
发表于 2021-10-12 17:46:24 | 显示全部楼层
ok,等到top集成的时候再看
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-30 13:44 , Processed in 0.016563 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表