背栅接触（B端接源端还是VDD），这个有什么区别？

二毛打球 · 发表于 2018-3-12 09:08:11

您需要登录才可以下载或查看，没有账号？注册

x

登录/注册后可看大图

就是在考虑阱电位；

实例：

PMOS作为输入对管，其体端接源端还是VDD，这个有什么影响？
什么时候接源端？什么时候接VDD？

XH1 · 发表于 2018-3-12 10:17:43

同求做过不少layout 两种都有但是没有仔细研究过一般designer怎么给我们后面就怎么做

jueduilk · 发表于 2018-3-12 11:15:39

应该是为了减小PMOS管的体效应，体端接源端会干净些吧接VDD易受干扰

note30933 · 发表于 2018-3-12 13:21:06

thank you

powerboy711 · 发表于 2018-3-21 15:44:25

影响vth

[求助] 背栅接触（B端接源端还是VDD），这个有什么区别？