设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › SOC设计论坛 › SOC讨论区 › finite state machine in verilog

发新帖

查看: 2707|回复: 4

[资料] finite state machine in verilog

发表于 2018-1-24 09:46:09 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

from the WEB for new RTL designer

FSM.pdf (260.22 KB, 下载次数: 20 )

回复

发表于 2018-7-30 10:51:53 | 显示全部楼层

回复 1# xiaoyisimonguo

thanks

回复支持反对

发表于 2019-10-8 10:23:27 | 显示全部楼层

good share

回复支持反对

pradeepmadhava1

发表于 2020-3-21 17:52:14 来自手机 | 显示全部楼层

Thanks for sharing

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2023-5-11 11:40:25 | 显示全部楼层

good sharing

EETOP创芯人才网简历投递入口

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-17 23:56 , Processed in 0.017037 second(s), 8 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表