有什么能够产生较大延时的电路，或者占空比不为50%的电路么？

nanke

loveagic 发表于 2020-4-19 09:00
请问谁能详细解释一下二楼说的方法吗，没太理解，感谢

看到你的消息了
是D触发器，利用D触发器分频再组合。
我二楼说的异或方法不好，也不知道当时怎么想的这么绕，把事情做复杂了，刚刚想了一会也没找到啥优点。
两相非交叠时钟是需要两个正脉宽不相交的采样沿jitter又不过多增加的时钟才做那么复杂。

有更简单的，比如原始信号A，要增大占空比，那么将A与A的延迟相与即可。输出信号上升沿的jitter也不会增加太多。

loveagic

nanke 发表于 2020-4-20 19:48
看到你的消息了
是D触发器，利用D触发器分频再组合。
我二楼说的异或方法不好，也不知道当时怎么想的这么 ...

谢谢你的解答，还想问一个问题  ，那就是如果想把一个信号延迟，除了加buffer有没有其他的方法呢，因为感觉加个buffer延迟的时间不太够，基本上不到1ns

nanke

loveagic 发表于 2020-4-22 09:53
谢谢你的解答，还想问一个问题  ，那就是如果想把一个信号延迟，除了加buffer有没有其他的方法呢，因为感 ...

可以用RC delay，R用电阻，mos开关，倒闭管构成的反相器都行。

loveagic

请问倒闭管构成的反相器啥什么架构的呀

ok3080

想问下我想利用mos加RC实现10ns以内的延时该怎么调，仿真结果跟理论值偏差太大，而且前端反相器的输出也受rc的影响严重

christ0426

做delay也可以对时钟做一个大的分频，然后用counter计数来做大的delay，ms级别的delay都可以做，并且面积也不是很大

Analog_2020

nanke 发表于 2020-4-23 17:47
可以用RC delay，R用电阻，mos开关，倒闭管构成的反相器都行。

你好~采用单纯的RC延迟或是倒比管inv去实现RC延迟，如果用于时钟延迟，时钟脉宽不就变窄更尖锐了吗？要实现时钟延迟而信号不失真请问有什么好的办法吗？

nanke

Analog_2020 发表于 2021-4-27 18:06
你好~采用单纯的RC延迟或是倒比管inv去实现RC延迟，如果用于时钟延迟，时钟脉宽不就变窄更尖锐了吗？要实 ...

延迟必然会带来信号损失。高精度那就用DLL了，相位想怎么调都行。

但如果只是一般精度，时钟脉宽不变化太大，延迟时间精度要求不高，那可以仔细设计反相器尺寸P/N管尺寸，同时通过串联多个反相器来减小工艺的变化。