手机号码，快捷登录
找回密码
登录 注册
您需要 登录 才可以下载或查看，没有账号？注册
PGA工程师都知道，Verilog代码绝大部分都是always语句，结构基本上都是一致的，为了减少重复性的工作，让工程师专注于设计实现，明德扬精心制作了常用模板，只要你安装好明德扬提供的GVIM，就能使用这些模板了。
1.时序逻辑的模板
在GVIM输入“Shixu”并回车，如下图所示
登录/注册后可看大图
就能得到下面的时序逻辑的模板。
2.输入“Shixu2”并回车
就能得到带有2个if条件的时序逻辑代码。
3.输入“Shixu3”并回车
就能得到带有3个if条件的时序逻辑代码。
欢迎关注明德扬公众号“fpga520”，或群97925396，索取明德扬模板。口号：多用模板，减少记忆，专注设计!
举报
本版积分规则 发表回复 回帖后跳转到最后一页
查看 »
小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )
GMT+8, 2024-12-4 16:49 , Processed in 0.014742 second(s), 7 queries , Gzip On, Redis On.
/2 
eetop公众号
创芯大讲堂
创芯人才网
发表于 2017-12-7 10:50:27
