例说FPGA连载90：多分辨率HDMI显示驱动设计之hdmi_controller.v模块代码解析

rousong1989

例说FPGA连载90：多分辨率HDMI显示驱动设计之hdmi_controller.v模块代码解析

特权同学，版权所有

配套例程和更多资料下载链接：

http://pan.baidu.com/s/1c0nf6Qc

该模块产生多分辨率的HDMI显示驱动逻辑，输出一个color bar图像到HDMI终端显示器上。该模块的内部功能框图如图18.6所示。和工程实例5例程的vga_ctrl.v模块的驱动逻辑相差无几。

图18.6 HDMI驱动模块功能框图

工程实例5中vga_ctrl.v模块的多分辨率驱动时钟是用宏定义实现更改的，即只能通过底层代码的修改，然后重新编译实现，无法在系统运行时修改。而本实例的hdmi_controller.v则实现了动态分辨率驱动时钟的动态重配置功能，它的实现可以使用8bit的hdim_mode寄存器配置，然后逻辑部分实时判断该寄存器值进行时钟的在线切换。