BCD工艺设计Monolithic大功率IC的疑惑

castlerock

Hi, 大家好。

目前想用主流BCD工艺（如TSMC0.18/0.25BCD等）设计开关管集成的Monolithic大功率IC。

从工艺文件手册看起来高压NMOS的Capacitance和GateCharge都较分立的trench器件大很多，
这样开关损耗也会大上去，这与现在大多高频开关电源芯片采用monolithic趋势相背离。

是不是我的理解有误？

抑或monolithic只是主打小功率，这样MOSFET尺寸较小，对应Capacitance和GateCharge较小，因此开关损耗不大。
而Rdson较大，导通损耗与开关损耗相当，合理性在于开关损耗与导通损耗相当？

若功率和当前的DrMOS（输出1V@50A）相当，是不是monolithic方案不太可行？
此时MOSFET尺寸较大，开关损耗大上去，导通损耗小下来，偏离最优点？

悬赏贴地址： http://bbs.eetop.cn/thread-618545-1-1.html

谢谢！