在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5678|回复: 1

[求助] 艾伦的cmos模拟

[复制链接]
发表于 2016-11-11 13:59:22 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
刚看到艾伦的第四章模拟CMOS子电路,看到最后一个带隙基准一头雾水,前面子电路都有电路图以及相关的解释,带隙基准大部分都在讲VBE对温度的依赖,该怎么梳理这部分的内容???
发表于 2016-11-11 14:43:29 | 显示全部楼层
本帖最后由 hurongguang 于 2016-11-11 14:46 编辑

1.VBE的温度系数为负的,VBE的差值(VBE1-VBE2)=VT*lnn温度系数为正的。保持在常温附近的温度系数为0,这是带隙的需求。
2. 一般大致估算(老工艺) VBE的温度系数 -1.5mV/k 正温度+0.087mV/k。构造:
   VREF = VBE + VT * m*lnn 使得m*lnn大致为17.2。这个值出来一般就在1.25V。m一般为电阻比例值。
3. 各种结构就是为了构造上述表达式。构造老点的你看Razavi的,新的你找几篇论文看看。我电脑上暂时没有,在论坛上搜搜,应该很多。
4  其他的为了追求极致的 做曲率补偿的就是进阶的过程了。
5.  带隙还有一部分 是启动电路,环路稳定性等,这部分需要在论文上学习了解。
6. 当然BJT的一些基础内容你还是需要知道的,这对深入理解带隙还是很有帮助的。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-18 01:24 , Processed in 0.014165 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表