在只修改验证环境的前提下，如何让VCS只编译一次DUT

weidadewei

我目前遇到的问题是当设计很大的时候，VCS每次编译都需要很长时间，而我有时候只是修改了环境，就需要重新编译一次，有没有办法解决呀，跪求群里的大神们！！！！！

aquaporcus

1. Incremental compilation
2. Partition compilation. But it is much complex than incremental compilation. Test-bench has to be modified to make sure that DUT and TB can be separated completely.

hover99

partition compile, incremental 不能显著提高编译速度。

zzsjiayou

请问楼主解决了这个问题嘛

紫薯布丁

用vcs三步法，分别单独把dut和环境放到两个work库中。再改环境只用编环境然后elab生成simv，再执行

gesanghua1128

三步法正解，就是makefile细化一下就行了。dut代码和testbench代码分开编译。
这样你testbench改动，只需编译testbench部分。
最后elab一下就可以了。

fulic

makefile
# 定义顶层模块
TOP_MODULE = top_module

# 定义VCS工具
VCS = vcs

# 定义编译选项
VCS_FLAGS = -full64 -sverilog -debug_all -lca

# 定义仿真选项
SIMV_FLAGS = -l simv.log

# 定义包含DUT和testbench文件的列表
DUT_FILES = $(wildcard dut/*.v)
TB_FILES = $(wildcard tb/*.v)

# 定义仿真可执行文件
SIMV = simv

# 定义仿真波形文件
WAVEFORM = waveform.vpd

# 默认目标
all: compile.elab compile.sim

# 分析DUT
compile.dut: $(DUT_FILES)
        $(VCS) $(VCS_FLAGS) -work work_dut $^ -top $(TOP_MODULE) -f dut_files.f -l dut.log
        touch compile.dut

# 分析testbench
compile.tb: $(TB_FILES)
        $(VCS) $(VCS_FLAGS) -work work_tb $^ -f tb_files.f -l tb.log
        touch compile.tb

# 详细化（Elaboration）
compile.elab: compile.dut compile.tb
        $(VCS) $(VCS_FLAGS) -work work -top $(TOP_MODULE) -l elab.log
        touch compile.elab

# 仿真（Simulation）
compile.sim: compile.elab
        ./$(SIMV) $(SIMV_FLAGS)
        touch compile.sim

# 清理仿真结果
clean:
        rm -rf csrc simv* compile.* *.log *.vpd *.daidir

# 增量编译DUT
incremental.dut:
        $(VCS) $(VCS_FLAGS) -work work_dut -top $(TOP_MODULE) -l incremental_dut.log $(DUT_FILES)

# 增量编译testbench
incremental.tb:
        $(VCS) $(VCS_FLAGS) -work work_tb -l incremental_tb.log $(TB_FILES)

# 仿真波形查看
view_waveform:
        dve -full64 -vpd $(WAVEFORM)

# 伪目标
.PHONY: all compile.dut compile.tb compile.elab compile.sim clean incremental.dut incremental.tb view_waveform

fulic

makefile代码供参考：

# 定义顶层模块
TOP_MODULE = top_module

# 定义VCS工具
VCS = vcs

# 定义编译选项
VCS_FLAGS = -full64 -sverilog -debug_all -lca

# 定义仿真选项
SIMV_FLAGS = -l simv.log

# 定义包含DUT和testbench文件的列表
DUT_FILES = $(wildcard dut/*.v)
TB_FILES = $(wildcard tb/*.v)

# 定义仿真可执行文件
SIMV = simv

# 定义仿真波形文件
WAVEFORM = waveform.vpd

# 默认目标
all: compile.elab compile.sim

# 分析DUT
compile.dut: $(DUT_FILES)
        $(VCS) $(VCS_FLAGS) -work work_dut $^ -top $(TOP_MODULE) -f dut_files.f -l dut.log
        touch compile.dut

# 分析testbench
compile.tb: $(TB_FILES)
        $(VCS) $(VCS_FLAGS) -work work_tb $^ -f tb_files.f -l tb.log
        touch compile.tb

# 详细化（Elaboration）
compile.elab: compile.dut compile.tb
        $(VCS) $(VCS_FLAGS) -work work -top $(TOP_MODULE) -l elab.log
        touch compile.elab

# 仿真（Simulation）
compile.sim: compile.elab
        ./$(SIMV) $(SIMV_FLAGS)
        touch compile.sim

# 清理仿真结果
clean:
        rm -rf csrc simv* compile.* *.log *.vpd *.daidir

# 增量编译DUT
incremental.dut:
        $(VCS) $(VCS_FLAGS) -work work_dut -top $(TOP_MODULE) -l incremental_dut.log $(DUT_FILES)

# 增量编译testbench
incremental.tb:
        $(VCS) $(VCS_FLAGS) -work work_tb -l incremental_tb.log $(TB_FILES)

# 仿真波形查看
view_waveform:
        dve -full64 -vpd $(WAVEFORM)

# 伪目标
.PHONY: all compile.dut compile.tb compile.elab compile.sim clean incremental.dut incremental.tb view_waveform

苦学僧

学习了

yiliang79

fulic 发表于 2024-9-4 17:10
makefile代码供参考：

# 定义顶层模块

能不能tb中又分开2步进行vlogan？例如如果用vip，那么本质上来说tb里的uvm pkg和xxx vip pkg全都是恒定不变的，能提前vlogan这一部分吗，然后改验证环境后就只单独vlogan toptb文件，然后直接elab？