设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 特权同学FPGA助学专版 › XILINX高速采集时如提确定最佳的IDELAY的TAP ...

发新帖

查看: 2247|回复: 1

[求助] XILINX高速采集时如提确定最佳的IDELAY的TAP

发表于 2016-2-25 17:24:14 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

查了很久，看到的是要把CLOCK对齐到DATA的数据中心。也就是DATA VALID WINDOW最大化。看到调内存的是把TAP值从小到大调一篇，校出合适的TAP值。但怎么能看出来？
但如何确定这个值不清楚。版主能解答下吗，给个思路。

如何, 数据中心

相关帖子

回复

发表于 2016-7-14 19:02:57 | 显示全部楼层

一直试，最小可以正确采数tap值，最大可以正确采数的tap值，取平均。···只是个人看法，请高手解答

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-23 02:37 , Processed in 0.019449 second(s), 9 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表