设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 多时钟设计策略

返回列表发新帖

查看: 2769|回复: 6

[资料] 多时钟设计策略

发表于 2016-2-23 14:26:06 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

大型设计中FPGA 的多时钟设计策略.pdf (210.83 KB , 下载次数: 67 )

回复

使用道具举报

发表于 2016-3-11 08:46:15 | 显示全部楼层

看看，顶一下

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2018-8-9 15:04:04 | 显示全部楼层

thanks~

回复支持反对

使用道具举报

发表于 2018-8-11 17:32:14 | 显示全部楼层

回复 1# fpgawuhan

thanks

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2019-7-19 11:47:10 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2019-7-22 16:35:50 | 显示全部楼层

thanks for sharing

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2019-7-28 16:51:47 | 显示全部楼层

对工作很有帮助

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

返回列表发新帖

关闭

站长推荐 /2

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-29 07:06 , Processed in 0.023149 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表