设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 王金明：《Verilog_HDL_程序设计教程》及配套源码.rar ...
12
返回列表 发新帖
楼主: shigang_fly

[资料] 王金明：《Verilog_HDL_程序设计教程》及配套源码.rar

[复制链接]
wenl
发表于 2019-8-11 15:31:35 | 显示全部楼层
:):)
回复 支持 反对

举报

BrotherWan
发表于 2020-12-27 00:35:39 | 显示全部楼层
thanks
回复 支持 反对

举报

lnbpzzx
发表于 2020-12-27 15:40:48 | 显示全部楼层
感谢分享
回复 支持 反对

举报

soldierwuhan
发表于 2020-12-27 19:02:20 | 显示全部楼层
谢谢分享
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

rushyy
发表于 2021-1-6 15:25:09 | 显示全部楼层
kankan
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

dannymu
发表于 2021-1-8 09:52:07 | 显示全部楼层
谢谢
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

轩辕志瑜
发表于 2021-1-8 12:47:59 | 显示全部楼层
谢谢楼主分享
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

zyffpga
发表于 2023-4-9 12:11:31 | 显示全部楼层
多谢楼主分享好资料
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

zyffpga
发表于 2023-4-9 12:12:16 | 显示全部楼层
书有例程代码, 可以下来好好看看
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-18 05:50 , Processed in 0.021496 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表