在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2636|回复: 4

[讨论] PMOS用最小尺寸

[复制链接]
发表于 2016-2-2 00:08:40 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
讨论下,一般反相器中PMOS的尺寸比NMOS更大,保证对称的驱动能力和延时,但对于频率比较低的应用中,PMOS能否用最小的尺寸来节省面积?还是说现在大规模的电路中,走线决定了总面积?
发表于 2016-2-2 09:09:44 | 显示全部楼层
完全没问题。为了减小功耗和面积,parasitic cap,你可以都用最小的尺寸。
 楼主| 发表于 2016-2-2 18:34:34 | 显示全部楼层
回复 2# wandola


    大规模数字电路里面可以?工具支持么?如果不是走线约束,似乎可以节省很多面积。
发表于 2016-2-2 23:53:30 | 显示全部楼层
可以, 沒問題,
发表于 2016-2-3 09:13:36 | 显示全部楼层
回复 3# sjun


    你的自己建标准单元库。。。然后综合的时候用你自己的库
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-9-29 11:23 , Processed in 0.019868 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表