关于PTPX中cycle_accurate peak power过统计问题

aureage

问题是这样的：
为分析某个模块中在每个时钟动作时，功耗的分布情况。使用使用synopsys primetime-px做基于cycle的zero delay peak power analysis
发现其在计算功耗的过程中将一个动作的功耗计算了两次，情况如下：
首先，为了让此问题凸显，采用SRAM的功耗统计来看（防止其功耗的“过统计”问题淹没在其他逻辑的功耗中，难以被发现）
SRAM的internal_power在lib中部分如下：


PTPX得到的cycle_accurate peak power如下：


红色为SRAM CK端，在CK上升沿时统计一次internal power,(一次读或写操作)
但是在波形上明显可见，其Peak power在CK信号上升沿前后各统计了一次

以上问题，是否有前辈关注，望留言，谢谢

aureage

观察了flash的功耗计算方式，也有类似问题：

其lib中功耗描述如下图中注释部分：


无法理解PTPX如此工作的理由是什么，但是按照我的理解一次transition的功耗只需要记录一次
并且其功耗应该记录在clock上升沿之后的周期中,修改flash的lib如上图，添加AE信号在布尔表达式中
AE：读的控制信号，类SRAM中的CK信号。
如此得到的PEAK POWER如下：


是按照我的预期，功耗只记录在了AE为高电平的周期里，但是这个峰值的计算是错误的
并不清楚其具体的计算方式

官方的PTPX文档已经看过，没有这方面的说明，盼高手

aureage

【问题解决】
问题原因在于，读入PTPX的sdc文件中描述的cycle accurate clock时钟周期定义错误，
且对cycle_accurate_cycle_count的理解错误，修正后的脚本如下：

修正后的结果与预期理解一致

（问题源于自身在编写脚本时不够仔细，对pt的命令理解错误，以上debug过程供分享，谢谢各位）

小飞侠david

aureage 发表于 2016-1-14 13:54
【问题解决】
问题原因在于，读入PTPX的sdc文件中描述的cycle accurate clock时钟周期定义错误，
且对cycle ...

                               
登录/注册后可看大图

请问这个数值i显示 是怎么弄的？ 我ptpx 出来的fsdb ,打开只有功耗波形 没有功耗数值呢