设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 采用FPGA实现合并单元同步采样的方案
返回列表 发新帖
查看: 1882|回复: 6

[资料] 采用FPGA实现合并单元同步采样的方案

[复制链接]
nearcsy
发表于 2016-1-5 10:23:17 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
这是一个利用PPS采样高精度同步校准实现方案，可供大家参考。 采用FPGA实现合并单元同步采样的方案.pdf (1.4 MB, 下载次数: 31 )
回复

举报

dcircuit
发表于 2016-1-5 20:13:37 | 显示全部楼层
kankan
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

ab3028
发表于 2016-1-8 06:41:26 | 显示全部楼层
Thank you.
回复 支持 反对

举报

cniclayout
发表于 2016-9-6 11:03:40 | 显示全部楼层
Thank you.
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

zjmcc
发表于 2016-9-6 15:17:53 | 显示全部楼层
多谢分享！
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

jesien
发表于 2019-7-16 14:59:43 | 显示全部楼层
学习学习
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

amin2008
发表于 2019-7-18 22:06:25 | 显示全部楼层
下来看看先
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 18:35 , Processed in 0.021416 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表